赌球记-蓝鼎赌球网址

　　近日，南京郵電大學集成電路科學與工程學院（產教融合學院）郭宇鋒、蔡志匡教授團隊與澳門大學模擬與混合信號超大規模集成電路國家重點實驗室麥沛然教授團隊合作的時鐘芯片研究成果——A 16-MHz Crystal Oscillator with 17.5-μs Startup Time under 104-ppm-?F Injection Using Automatic Phase-Error Correction(《一種基于相位差自動校正技術的快速啟動16MHz晶體振蕩器》)發表在集成電路領域國際頂級期刊IEEE Journal of Solid-State Circuits（《IEEE固態電路學報》）上。南郵王子軒副教授為該論文的第一作者，蔡志匡教授、麥沛然教授為共同通訊作者。

　　JSSC于1966年創刊，是集成電路領域公認影響力最大、發表難度最高的國際頂級學術期刊之一，也是中科院JCR分區中芯片設計領域唯一的一區期刊。這是我校首次在JSSC上發表論文，也是江蘇省屬高校的首篇JSSC論文。

　　近年來，5G通信和物聯網系統的廣泛應用對時鐘芯片的啟動速度提出了較高要求。同頻注入雖然是目前學術界公認的最有效的加速時鐘啟動的技術方案，但注入頻偏容限過窄所導致的振蕩器trim成本高、芯片良率低下一直是瓶頸問題，并阻礙該技術落地推廣，始終無法實現商用。

　　針對以上問題，團隊提出一種基于相位誤差自動校準的單邊注入技術，引入負反饋對注入信號相位實時校準，從根本上克服了注入頻偏對啟動速度的影響。研究團隊基于40納米CMOS工藝完成了芯片的原型開發，實驗結果表明，在注入頻偏為±1%的范圍內，時鐘啟動時間均小于19μs，突破了注入頻偏的常規容限（5000ppm）。多樣片（30pcs）測試結果顯示，在0.95~1.05V電壓范圍內，采用單邊注入技術的有效樣片數量比傳統注入技術高69%。團隊提出的單邊注入技術顯著提升了電路魯棒性和芯片良率，對推動注入技術的落地應用和快啟動時鐘芯片的商用進程具有重要意義。

　　該項研究同時得到了國家重點研發計劃和國家自然科學基金的資助。

時鐘芯片顯微照片及能耗解析

時鐘芯片快啟動及高魯棒性測試結果

　　論文鏈接：https://ieeexplore.ieee.org/document/10520270

（撰稿：王子軒  初審：戴修斌、蔡志匡　編輯：王存宏　審核：張豐）